关键突破!MIT团队制造出最大的碳纳米管芯片,有望在5年内上市

新材料
关键突破!MIT团队制造出最大的碳纳米管芯片,有望在5年内上市
麻省理工科技评论 2019-08-29

2019-08-29

麻省理工学院(MIT)的研究人员经过多年的潜心专研,用碳纳米管晶体管制造出一种现代微处理器。并且,他们采用了与传统硅芯片的制造工艺相同的生产方法,这给下一代计算机的发展带来了关键性突破,也是碳纳米管微处理器迈向更实用化的重要一步。
芯片 技术 麻省理工
麻省理工学院(MIT)的研究人员经过多年的潜心专研,用碳纳米管晶体管制造出一种现代微处理器。并且,他们采用了与传统硅芯片的制造工艺相同的生产方法,这给下一代计算机的发展带来了关键性突破,也是碳纳米管微处理器迈向更实用化的重要一步。

作为 0 与 1 之间计算转换的关键性微处理器组件——硅晶体管,已经在计算机行业中存在了几十年。正如摩尔定律所预测的,业界可以通过不断地缩小其规模,每隔几年就能在芯片上塞入更多的晶体管,以便提高性能去进行日益复杂的计算。但最近有许多专家预测,未来有一天硅晶体管将不能再继续缩小,也会变得愈发低效。

制造碳纳米管场效应晶体管(Carbon Nanotube Field-Effect Transistors,CNFET)已成为下一代计算机的主要目标。研究表明,CNFET 具有硅 10 倍左右的能源效率和更快的运行速度。虽然人们普遍认为,与传统的硅材料相比,碳纳米管晶体管是一种更快、更环保的替代品。但其在大规模生产时往往会产生许多影响性能的缺陷,使它仍有些脱离实际。

麻省理工学院(MIT)的研究人员经过多年的潜心专研,用碳纳米管晶体管制造出一种现代微处理器。并且,他们采用了与传统硅芯片的制造工艺相同的生产方法,这给下一代计算机的发展带来了关键性突破,也是碳纳米管微处理器迈向更实用化的重要一步。值得注意的是,研究人员预计这种完全由碳纳米管制成的芯片,可能在五年内得以上市。

关键突破!MIT团队制造出最大的碳纳米管芯片,有望在5年内上市

图 | 16 位碳纳米管微处理器(来源:Gage Hills,MIT)

这款碳纳米管微处理器的论文,发表在今天出版的 Nature 杂志上。论文中描述了 MIT 的研究人员如何利用传统的硅芯片铸造厂工艺发明了新技术,可以极大地限制碳纳米管在生产过程中产生缺陷,并实现了 CNFET 在制造过程中的全功能控制;同时展示了一款具有超过 14,000 个 CNFET 的 16 位微处理器,它可以执行与商用微处理器相同的任务。杂志还提供了 70 多页的详细制造方法。

该 16 位微处理器基于 RISC-V 开源芯片架构,并具有一组微处理器可以执行的指令。研究人员的微处理器能够准确地执行整套指令,同时还执行了经典的“ Hello, World!”程序,对外说出:“你好,世界!我是由碳纳米管制成的 RV16X-NANO。”

”这是迄今为止由新兴纳米技术制成的最先进的芯片,有望实现高性能和节能计算,”论文合著者 Max M. Shulaker 说,他也是电气工程和计算机科学(EECS)学院的助理教授和微系统技术实验室的成员。

“硅是有限制的。如果我们想在计算领域继续取得进展,碳纳米管是最有希望克服这些限制的方法之一。这篇论文彻底改变了我们用碳纳米管制造芯片的方式。” Shulaker 说。

关键突破!MIT团队制造出最大的碳纳米管芯片,有望在5年内上市

图 | 打招呼并自我介绍(来源:Gage Hills,MIT)

搬开 CNFET 的“绊脚石”

这款新的 16 位微处理器是 Shulaker 和其他研究人员在 6 年前设计的上一个版本基础上开发的,当时的版本只有 178 个 CNFET,并且只在一个数据 bit 上运行。从那时起,Shulaker 和麻省理工学院的同事们就开始着手解决生产碳纳米管微处理器的 3 个最大挑战:材料缺陷、制造缺陷和功能问题。Gage Hills 负责大部分的微处理器设计工作,而 Christian Lau 则负责大部分的制造工作。

多年以来,碳纳米管固有的缺陷一直是该研究领域的“绊脚石”。Shulaker 说:“理想情况下,CNFET 需要半导体特性来控制其导电性,与 0 和 1 相对应(即开关功能)。但不可避免的是,一小部分碳纳米管将是金属性的,这将减缓或阻止晶体管的开关。为了避免这些问题,一个先进的电路可能需要纯度在 99.999999% 左右的碳纳米管,而这在今天几乎是不可能生产出来的。”

因此,研究人员提出了一种名为 DREAM (designing resiliency against metallic CNTs,设计抗金属性的碳纳米管)的技术,这个方法可以让碳纳米管的金属性不会干扰到计算。在此过程中,他们将严格的纯度要求降低了约 4 个数量级,即缩小了 10,000 倍,这意味着他们只需要纯度达到 99.99% 左右的碳纳米管,而这是目前可以制备出来的。

设计电路通常需要一个由连接到晶体管上的不同逻辑门组成的库,这些逻辑门可以组合在一起,就像字母组合在一起拼出单词一样来创建加法器和乘法器。研究人员发现,金属性的碳纳米管对这些门的不同组合的影响是不同的。例如,A 门中的一个金属性碳纳米管可能会破坏 A 和 B 之间的连接,但 B 门中的几个金属性碳纳米管可能不会影响 A 和 B 之间的任何连接。

在芯片设计中,有许多方法在电路上实现代码。研究人员进行了模拟,以探索怎样使所有不同门的组合都是稳定可靠的,且对于所有金属性的碳纳米管都是相反的。然后,他们定制了一个芯片设计程序,自动地寻找最不受金属性碳纳米管影响的组合。在设计新芯片时,程序只利用稳定可靠的(鲁棒)组合,同时忽略了那些不稳定的组合方式。

关键突破!MIT团队制造出最大的碳纳米管芯片,有望在5年内上市

图 | 一个完整的制造 RV16X-NANO 模具的显微镜图片(Gage Hills,MIT)

Shulaker 说:“‘DREAM(梦想)’这个双关语非常有意义,因为它确实是人们梦想的解决方案。这个方法可以让我们直接购买现成的碳纳米管,再把它们放到晶圆片上,就和平常一样去构建我们的电路,而不需要做任何特殊的事情。”

找到制造工艺上诀窍

CNFET 制造的第一步,就是将碳纳米管在溶液中沉积到具有预先设计好晶体管结构的晶圆上。然而,在这个过程中一些碳纳米管会不可避免地随机粘在一起,形成像意大利面串成小球一样的大束,这样就在芯片上形成了大颗粒污染物。

为了清除污染物,研究人员发明了 RINSE 技术(removal of incubated nanotubes through selective exfoliation,通过选择性去角质的办法去除培养中的纳米管)。他们用一种促进碳纳米管粘合的试剂对晶圆片进行预处理。然后,在晶圆表面涂上某种聚合物,并浸入一种特殊的溶剂中。这样可以将聚合物冲走,而且聚合物只能带走大的碳束,单个碳纳米管仍会粘附在晶片上。与其他类似的方法相比,该技术可使芯片上的颗粒密度降低约 250 倍。

最后,研究人员解决了 CNFET 常见的功能问题。二进制计算需要两种类型的晶体管:N 型晶体管——用 1 bit 打开,用 0 bit 关闭,而 P 型晶体管则相反。长久以来,用碳纳米管制造这两种类型的晶体管是一项挑战,因为通常会产生性能各不相同的晶体管。为了解决该问题,研究人员开发出一种叫MIXED(metal interface engineering crossed with electrostatic doping,金属界面工程与静电掺杂交叉)的技术,它能精确地调整晶体管的功能和进行优化。

在这项技术中,他们把某些金属(铂或钛)附着在每个晶体管上,这样就可以将晶体管固定为 P 型或者 N 型。然后,他们通过原子层沉积将 CNFET 覆盖到一种氧化的化合物上,从而使他们能够调整晶体管的特性,以满足针对不同应用程序而产生的特定要求。例如,服务器通常需要运行速度快、耗电多的晶体管;可穿戴设备和医疗植入物可能需要运行较慢、功率较低的晶体管。

关键突破!MIT团队制造出最大的碳纳米管芯片,有望在5年内上市

图 | Max M. Shulaker(来源:MIT 官网)

麻省理工学院的研究团队表示,他们的主要目标是将该芯片推向现实世界。为实现该目的,研究人员现在已经着手将他们的制造技术应用到一家硅芯片铸造厂里。虽然现在还没有人能断言,完全由碳纳米管制成的芯片在何时会上市。但 Shulaker 说:“这可能在五年内得以实现。因为目前的问题已经不再是假设,而是何时。”


麻省理工科技评论

From Tech to Deeptech